Сравнительный анализ полностью заказных СБИС, ПЛИС и СБИС с программируемой архитектурой
Автор: Шпагилев Данил Игоревич
Рубрика: 2. Электроника, радиотехника и связь
Опубликовано в
II международная научная конференция «Актуальные вопросы технических наук» (Пермь, февраль 2013)
Статья просмотрена: 4534 раза
Библиографическое описание:
Шпагилев, Д. И. Сравнительный анализ полностью заказных СБИС, ПЛИС и СБИС с программируемой архитектурой / Д. И. Шпагилев. — Текст : непосредственный // Актуальные вопросы технических наук : материалы II Междунар. науч. конф. (г. Пермь, февраль 2013 г.). — Т. 0. — Пермь : Меркурий, 2013. — С. 17-21. — URL: https://moluch.ru/conf/tech/archive/73/3379/ (дата обращения: 17.08.2024).
Электронные устройства могут иметь схожую техническую реализацию. Это имеет место в тех случаях, когда они используются для типовых приложений. Например, системы управления, проводные и беспроводные коммуникационные системы, системы видеонаблюдения и т. п. построены по единому принципу. Таким образом, становится возможным их унификация на всех уровнях. Приведенный в рамках данной статьи сравнительный анализ полностью заказных СБИС, ПЛИС и СБИС с программируемой архитектурой позволяет сделать вывод о более подходящем решении для задач технической унификации таких устройств.
Ключевые слова: полностью заказных СБИС, ПЛИС и СБИС с программируемой архитектурой, унификация, анализ.
Введение
Успехи в полупроводниковой технологии интегральных микросхем сделали возможным объединение на кристалле сверхбольших интегральных схем (СБИС) целых систем, называемых «системами на кристалле» (СнК), включающих процессорные ядра, модули памяти, высокопроизводительные шины, аналого-цифровые интерфейсы, программируемую логику и другие макроблоки [1, с.216]. Данный стиль проектирования (SoC — проектирование) начал применяться, начиная с технологических норм порядка 250–350 нм, позволяющих размещать десятки и сотни миллионов транзисторов на одном кристалле. Таким образом, СБИС СнК — это СБИС, объединяющая на кристалле различные функциональные блоки, которые образуют законченное изделие для автономного применения в электронной аппаратуре.
Для конкурентно способного производства СнК необходимо минимизировать время запуска в производство и, при этом, обеспечить адекватную, по рыночным меркам, цену. Это подразумевает использование эффективных средств и методов проектирования, хорошо проработанные наборы тестов с большой площадью покрытия, минимальное количество итераций при производстве тестовых образцов [2, с.4–14]. Для этого необходимо максимально использовать возможности готовых решений — сложно функциональных блоков (СФ-блоков) или библиотек СФ-блоков, и стремиться к повышению процента вторичного использования (Reuse). Внедрение модулей, которые неоднократно подтвердили свою работоспособность, и наличие их высокоуровневых моделей позволяет провести поведенческое (алгоритмическое) моделирование всей системы на самых ранних этапах разработки, а также значительно снизить возможные риски ошибок проектирования и риски изготовления дефектных образцов СБИС. Повторное использование СФ-блоков может быть полезным и эффективным при выполнении чётких стандартов по их созданию, распространению и применению, т. е. при обеспечении полной унификации. Приемлемые цены могут быть обеспечены сверхбольшими объемами партий выпуска готовых СБИС. Крупномасштабное производство имеет смысл, если изготавливаемая СБИС СнК имеет возможность гибкой настройки для использования в различных задачах, т. е. является существенно универсальной и, соответственно, имеет расширенную область применения.
Анализ всевозможных задач, решаемых, к примеру, в комплексных системах связи и управления показывает, что все они характеризуются рядом особенностей, главной из которых является возможность достаточно глубокой унификации соответствующих им функциональных групп на уровне технических решений, поскольку они могут быть построены на общей системе датчиков и одинаковых процессорных секциях вычислительной системы. Поэтому, необходимо закладывать в структуру СБИС СнК различные интерфейсные блоки и возможность программирования.
Для сравнения приведены три основных способа реализации СБИС СнК:
Полностью заказные интегральные схемы (англ. Application-Specific Integrated Circuit, ASIC) — специализированные микросхемы для решения конкретной поставленной задачи, предоставляющие функционально законченный набор модулей управления и обработки данных;
Программируемые логические интегральные схемы (ПЛИС, англ. Field-Programmable Gate Array, FPGA) — микросхемы, используемые в основном для работы с цифровой информацией (однако, есть и FPGA с включением аппаратных блоков микропроцессоров, АЦП/ЦАП, интерфейсов и др.) и обладающие возможностью конфигурирования внутренней архитектуры;
СБИС с программируемой архитектурой (англ. Programmable System on Chip, PSoC) — микросхемы для типовых приложений, имеющие широкие возможности для работы как с цифровой, так и с аналоговой информацией, и обладающие возможностью динамического переконфигурирования архитектуры (прямо во время работы, без необходимости прерывания работы устройства) [3. с.34–43].
Финансовые затраты
В первую очередь хотелось бы коснуться финансовых затрат, необходимых для разработки каждого из типов микросхем. По отношению к PSoC и FPGA, ASIC требуют для своей реализации куда больших финансовых затрат. Изготовление опытной партии специализированных ASIC (несколько тысяч образцов) по технологии 0,13–0,18 мкм стоит несколько сотен тысяч долларов, а по технологии 0,09 мкм — свыше миллиона долларов [4, с.37–39]. Это связано с тем, что такие микросхемы позиционируются как полностью заказные, а, следовательно, проектируются они в соответствии с определенной конкретной задачей. От таких микросхем часто ждут достижения максимальной производительности, и, как правило, в таких случаях для обеспечения требуемых параметров работы уже существующие СФ-блоки не всегда подходят, поэтому необходима разработка специальных СФ-блоков. Это влечет за собой значительные финансовые затраты, в которые входит не только стоимость инструментальных средств проектирования, но и капиталовложения для проведения работ по моделированию и параллельной проверке того, правильно ли был выбран подход к проектированию.
Таким образом, разработка ASIC приводит к огромному количеству невозвратимых затрат (Non-Recurring Engineering charges, NRE). Также высока вероятность того, что в результате разработки не будет достигнуто какое-то из начальных требований к проекту по производительности, надежности, срокам разработки и т. д., что может привести либо к финансовым потерям, связанным со снижением спроса на рынке, либо со штрафными санкциями со стороны заказчика за невыполнение установленных требований. В связи с резким сокращением сроков службы разработок весьма критичным для успешных продаж становится сокращение времени разработки, а отсутствие у СБИС возможности конфигурирования затрудняет учет этих изменений в проекте.
FPGA и PSoC, наоборот, имеют малые NRE-затраты и могут разрабатываться относительно быстро и при помощи менее сложных и дорогих средств. Для PSoC не нужно проектировать СФ-блоки специального назначения с особенными параметрами. Они содержат блоки, как правило, средней производительности, но при этом универсальные и уже неоднократно проверенные в работе. За счет этого можно значительно снизить финансовые затраты на их разработку.
Риски
Далее, до тех пор, пока с производства не поступят и не будут полностью протестированы опытные образцы ASIC, нет абсолютной гарантии безошибочности законченной разработки. Стоимость изготовления и тестирования опытных образцов может обойтись в полмиллиона долларов, постоянно при этом возрастая. В случае обнаружения ошибки все работы по проектированию кристалла приходится начинать сначала, и лишь потом запускать его в массовое производство. При этом следует учесть, что согласно имеющемуся опыту разработки ASIC СнК только в 25 % проектов первоначально полученные опытные образцы соответствуют заданным требованиям. В большинстве случаев для получения необходимого результата требуется несколько итераций, что значительно увеличивает стоимость выполнения проекта. Можно надеяться, что развитие средств систем автоматизированного проектирования (САПР) позволит снизить риски при выполнении таких проектов.
Размеры рыночного сегмента и финансовые показатели зависят от того, насколько хорошо все сделано с первого раза, и от сроков задержки выхода микросхемы на рынок. В первом случае может понадобиться дополнительное финансирование на исправление ошибок, тестирование и повторный запуск производства. Во втором случае компания из-за позднего выхода на рынок микросхемы может потерять свои позиции в узком целевом сегменте рынка. Связано это со снижением конкурентоспособности по отношению к другим фирмам, которые вышли на рынок со своими аналогами раньше нее [5, с.69–77].
В отличие от ASIC, производственные риски при разработке PSoC значительно ниже, а соответственно и потенциальные затраты также будут ниже. Как уже упоминалось, это связано с тем, что СФ-блоки в их составе являются уже неоднократно отработанными. Это в какой-то степени предопределяет большую вероятность успешного тестирования опытных образцов. Кроме того, они являются микросхемами для типовых приложений широкого применения и не создаются специально для какого-либо узкого рыночного сектора. Их универсальность гарантирует в ряде важных случаев достаточно высокую тиражность, а, следовательно, невысокую стоимость и другие сопутствующие преимущества. Поэтому даже при срывах сроков разработки они могут найти свою нишу на рынке среди потребителей, и это не повлечет за собой больших финансовых потерь.
Минимальные объемы производства
ASIC перспективны в основном для реализации дорогостоящих проектов, предполагающих последующий крупносерийный выпуск изделий. Их разработка сопровождается, как было выяснено, большими и постоянно растущими финансовыми затратами, поэтому окупить эти затраты можно только за счет прибыли, полученной от продаж после крупносерийного (в редких случаях серийного и массового) производства.
При производстве PSoC же не требуется каких-либо ограничений по минимальному объему выпускаемой продукции. За счет сравнительно малых затрат на разработку, низких рисков при производстве, широких возможностей применения и низкой стоимости штучной продукции они могут окупиться даже при минимальных объемах выпуска.
Надежность и функционал
ASIC обладают «жесткой» архитектурой, что заранее предопределяет весь ее функционал. Возможность программирования архитектуры — одна из главных особенностей FPGA и PSoC, дает гибкость и позволяет изменять требования к проекту, что обеспечивает большую функциональность, поскольку такие типы устройств могут иметь перестраиваемую в рабочем (для FPGA нерабочем) режиме архитектуру. Это дает возможность настраивать систему на решение новых задач, благодаря чему они оказываются очень полезными в условиях высоких требований к массе и объему аппаратуры. Кроме того, обеспечивается большая надежность, так как для некоторых операций возможно несколько реализаций, следовательно, возможна замена неисправных функциональных блоков (если позволяют внутренние ресурсы устройства при текущей конфигурации) совокупностью блоков, реализующих те же операции другими методами.
Конкурентными преимуществами PSoC, отличающими этот класс микросхем от FPGA, являются:
более высокий показатель надежности (благодаря использованию многократно проверенных СФ-блоков);
возможность динамического программирования (не нужно останавливать работу устройства для изменения его конфигурации);
возможность выполнения замены части программных операций их аппаратными реализациями, благодаря довольно большой и разнообразной номенклатуре как цифровой, так и аналоговой периферии.
Как уже было отмечено, программируемые логические схемы FPGA позволяют создавать схемы практически любой конфигурации, но в отличие от PSoC это касается в основном только лишь цифровой обработки, тогда как с аналоговыми сигналами могут работать далеко не все FPGA. Те же FPGA, мощности которых позволяют осуществлять работу с аналоговой информацией, обеспечивают ее не с помощью аппаратных средств самой микросхемы, как например это реализовано в PSoC, а с помощью ресурсов процессорного ядра. Такая программная реализация аналоговых блоков значительно снижает быстродействие и повышает энергозатраты на работу схемы. Кроме того, создание и отладка внутренней конфигурации FPGA — процесс относительно сложный, требующий определенной квалификации разработчика. Поэтому использование FPGA (в особенности со встроенными процессорными ядрами) оправдано лишь в высокопроизводительных системах обработки только лишь цифровой информации [6, с.83–88].
Энергопотребление
Необходимо также обратить внимание на энергопотребление микросхем всех трех типов. Как известно, энергопотребление имеет три составляющие: статическую, динамическую и системную (ввод/вывод). Последние две играют наиболее заметную роль. В отличие от универсальных микросхем — FPGA и PSoC, специализированные ASIC имеют малые габариты и низкий уровень потребления энергии, поскольку они разрабатываются под конкретные специальные задачи и поэтому обладают максимально оптимизированной внутренней структурой [7, с.52–56].
Программируемая часть PSoC построена на программируемых логических матрицах (англ. Programmable Logic Array, PLA) или программируемых логических устройствах (англ. Programmable Logic Device, PLD) [8]. Наибольшее их количество содержится в микросхемах последнего семейства микросхем PSoC@ 5LP фирмы Cypress и составляет 24 блока. Чем больше ресурсов используется в устройстве, тем заметнее растет динамическое энергопотребление системы на кристалле любого назначения. Поэтому комбинация большого числа логических устройств в микросхемах типа FPGA (на сегодняшний день до 2 млн. вентилей, как например в Virtex-7 фирмы Xilinx) и внутреннее распределенное дерево тактирования требуют значительно большего количества энергии в процессе работы и больших габаритов микросхемы (45х45мм для Virtex-7 фирмы Xilinx) по сравнению с PSoC.
Кроме того, связи между компонентами FPGA содержат своеобразные «стыки» в виде программируемых точек соединения, из-за чего частота работы оказывается меньше, чем для специализированной микросхемы, выполненной по одному и тому же технологическому процессу. В итоге получается медленный и дорогой испытательный стенд для проектирования новых микросхем.
Результаты проведенного качественного анализа наглядно представлены в таблице 1.
Таблица 1
Качественный сравнительный анализ типов микросхем
Показатель |
ASIC |
FPGA |
PSoC |
Быстродействие |
очень высокое |
высокое |
высокое |
Плотность упаковки элементов |
очень высокая |
средняя |
очень высокая |
Стоимость при единичном производстве |
очень высокая |
средняя |
средняя |
Стоимость при серийном производстве |
низкая |
высокая |
низкая |
Невозвратимые затраты |
высокие |
нет |
нет |
Время разработки |
большое |
малое |
малое |
Сложность разработки |
высокая |
средняя |
средняя |
Время отладки |
очень большое |
малое |
малое |
Сложность тестирования |
высокая |
низкая |
низкая |
Время производства |
большое |
среднее |
среднее |
Время выхода на рынок |
большое |
среднее |
среднее |
Возможности модернизации |
«жесткая» архитектура |
в нерабочем режиме |
в рабочем режиме |
Риск изготовителя |
очень высокий |
низкий |
низкий |
Степень автоматизации процесса проектирования |
средняя |
высокая |
высокая |
Энергопотребление |
низкое |
высокое |
низкое |
Минимальный объем заказов |
высокий |
нет |
нет |
Качественно оценка FPGA и PSoC уже была проведена в предыдущей части статьи. Она привела к тому, что, как оказалось, по некоторым ключевым параметрам FPGA становятся неконкурентоспособными на фоне PSoC. Далее для наглядного подтверждения полученных результатов приводится сравнение представителей каждой их этих типов микросхем, изготовленные по одному технологическому процессу. В таблице 2 представлены данные по основным параметрам представителей двух сравниваемых концепций, в качестве которых были выбраны высокопроизводительные FPGA семейства Arria-GX фирмы Altera [9], а также PSoC последнего (пятого) поколения фирмы Cypress [10].
Таблица 2
Основные параметры микросхем Altera Arria-GX и Cypress PSoC@ 5LP
Показатель |
FPGA (Altera Arria — GX) |
PSoC (Cypress PSoC@ 5LP) |
Технология изготовления, нм |
90 |
90 |
Частоты работы fраб, МГц |
50–622 |
67 |
Мощность потребления (динамическая) Pпотр.дин., мВт |
180 |
7 |
Удельная мощность потребления (динамическая) Pпотр.дин./ fраб, мВт/Мгц |
0,63 |
0,1 |
Мощность потребления (статическая), мВт |
6 |
7·10–3 |
Габариты, мм |
29х29 |
10х10 |
Температурный диапазон, оС |
-40…+100 |
-40…+85 |
Из анализа результатов сравнения можно сделать вывод о том, что PSoC, при использовании для изготовления микросхем технологического процесса 90нм, позволяет значительно (почти в 3 раза) уменьшить как габариты целевой микросхемы, так и ее энергопотребление. Из таблицы видно, что максимально возможная рабочая частота Arria — GX в несколько раз превосходит частоту работы PSoC@ 5LP, но в тоже время это приводит к значительному росту уровня потребляемой мощности микросхемы. Для того чтобы сделать объективную оценку была приведена удельная мощность потребления, рассчитанная из отношения среднего значения рабочей частоты к значению мощности потребления микросхемы, которая показывает что PSoC@ 5LP в 6 раз выигрывает по этому показателю у Arria — GX.
Заключение
Требования взаимной совместимости систем связи и управления, экономические и эксплуатационные требования обусловливают возможность глубокой унификации на всех уровнях, которая предполагает наличие в таких системах некоторой номенклатуры типовых технических решений. Поэтому, становится все более актуальным поиск подходов к проектированию, позволяющих создавать универсальные устройства для выполнения типовых задач. В рамках данной статьи были рассмотрены некоторые из них, которые существуют на данный момент: полностью заказные СБИС, ПЛИС и СБИС с программируемой архитектурой.
Исходя из проведенного выше сравнения этих трех подходов к проектированию, можно предположить, что подходящим решением вполне способны стать СБИС с программируемой архитектурой, обладающие необходимой универсальностью и имеющие некоторые выявленные преимущества по сравнению с применением остальных рассмотренных подходов.
Литература:
Немудров В., Мартин Г. Системы-на-кристалле. Проектирование и развитие. М.: Техносфера. 2004. — С. 216.
Бухтеев А. Методы и средства проектирования систем на кристалле // Chip News. 2003. № 3. — С. 4–14.
Шейкин М. Две микросхемы — хорошо, а одна лучше. Программируемые цифровые микросхемы с аналоговым интерфейсом // Элементная база электроники. — 2012. — № 1 — С. 34–43.
Шагурин И. Ситемы на кристалле. Особенности реализации и перспективы применения // Электронные компоненты. 2009. № 1. — С. 37–39.
Несс Р. Ежегодное исследование рынка встраиваемых систем // Электронные компоненты. 2007. № 11. С. 69–77.
Шагурин И., Шалтырев В., Волов А. «Большие» FPGA как элементная база для реализации систем на кристалле // Электронные компоненты. 2006. № 5. С. 83–88.
Бухтеев А., Немудров В. Системы на кристалле. Новые тенденции // Электроника. НТБ. 2004. № 3. — С. 52–56.
Ahmad Athif bin Mohd Faudzi Programmable system on chip distributed communication and control approach for human adaptive mechanical system // Journal of Computer Science. — 2010. — August
Arria V Device Handbook [Электронный ресурс] // Altera Corporation [Офиц. сайт]. Режим доступа: http://www.altera.com/literature/lit-arria-v.jsp, свободный (дата обращения: 24.12.2012)
PSoC® 5LP: CY8C58LP Family Datasheet [Электронный ресурс] // Cypress Semiconductor [Офиц. сайт]. Режим доступа: http://www.cypress.com/?rID=72824, свободный (дата обращения: 24.12.2012).