Измеритель коэффициента стоячей волны



В статье рассмотрено устройство для измерения коэффициенты стоячей волны. Приведены структурная и функциональная схемы.

Ключевые слова: сигнал, КСВ, антенна, фидер, сигнальный процессор, АЦП

Антенно-фидерное устройство — совокупность антенны и фидерного тракта, входящая в качестве составной части в радиоэлектронное изделие, образец, комплекс.

Антенно-фидерные устройства используются для передачи сигналов в системах радиосвязи, радиовещания, телевидения, а также других радиотехнических системах, использующих для передачи сигналов радиоволны.

Коэффициент стоячей волны определяется качеством согласования нагрузки (например, антенны) с линией передачи (фидером). Коэффициент стоячей волны в линии передачи не зависит от внутреннего сопротивления источника электромагнитной волны (генератора) и (в случае линейной нагрузки) от мощности генератора. Значение коэффициент стоячей волны в однородной линии передачи без потерь постоянно по всей длине линии передачи и не зависит от её длины. Коэффициент стоячей волны влияет на:

– КПД системы «линия передачи — нагрузка»;

– максимальное значение передаваемой по линии мощности;

– режим работы генератора.

Представлен функциональный проект устройства для измерения коэффициента стоячей волны в диапазоне от 1 до 20 с точностью 0.1. Измерение может производиться диапазоне частот от 350 МГц до 1 ГГц. Шаг по частоте 1 кГц. Существует возможность для пользователя выбирать диапазон частот в указанных пределах, а также просматривать график зависимости коэффициента стоячей волны от частоты либо измерять данный коэффициент на конкретной частоте. Точность настройки диапазона составляет 0.1 МГц. Мощность сигнала, посылаемого в антенно-фидерный тракт составляет 1 Вт. Имеется возможность запомнить результаты нескольких измерений на внешную Flash-память через USB-порт.

Ниже представлена структурная схема устройства (см. рис. 1). Блоки схемы:

– БГС — блок генерации СВЧ-сигнала;

– БИз — блок измерения;

– БЗГ — блок задающих генераторов;

– БУ — блок управления;

– БПм — блок памяти;

– БИ — блок интерфейса.

Рис. 1. Структурная схема устройства

Функциональная схема устройства представлена на рис. 2 состоит из следующих блоков:

– БПр — блок переключателей;

– ГСВЧ — генератор сверхвысокочастотного сигнала;

– ЗГс — задающий генератор генератора сверхвысокочастотного сигнала;

– ЗГи — задающий генератор аналого-цифрового преобразователя;

– A/D — аналого-цифровой преобразователь;

– DSP — сигнальный процессор;

– ПРК1, ПРК2 — преобразователи кодов;

– БПм — блок памяти.

Рис. 2. Функциональная схема устройства

Схема работает следующим образом. Центральным звеном является сигнальный процессор, который осуществляет обработку данных поступающих с аналого-цифрового преобразователя и управляет всей системой. Тактовая частота сигнального процессора и АЦП не менее 1 ГГц.

Блок переключателей позволяет направлять энергию вырабатываемую СВЧ-генератором либо в антенно-фидерный тракт, либо напрямую на вход АЦП. Таким образом существует возможность измерить амплитуду посылаемую в антенно-фидерный тракт, а также отраженную энергию. Сигналы в АЦП проходят первичную обработку и в виде обработанных отчетов поступают на дальнейшую обработку в сигнальный процессор. Итоговая информация запоминается в блоке памяти как рефлектограммы и при необходимости передается к внешним устройствам. Управление СВЧ-генератором и АЦП происходит по интерфейсу SPI. Также по этому интерфейсу происходит обслуживание памяти устройства. Обработанные данные выдаются на преобразователи кодов по интерфейсу UART, далее преобразуются USB-интерфейс и поступают на внешние устройства.

Функциональная схема построена таким образом, что предполагается использование микросхем, указанных ниже.

Процессор цифровой обработки сигналов. Применяется микросхема процессора цифровой обработки сигналов с ОЗУ 12 Мбит и тактовой частотой 500 МГц К1967ВЦ3ТК.

Основные параметры микросхемы:

– два последовательных порта;

– разрядность внешней шины данных 32 бит;

– разрядность внешней шины адреса 22 бит;

– напряжение питания ввода/вывода и_ссiо от3,0 до 3,6 в;

– динамический ток потребления схем ввода/вывода i_oсс не более 800 ма.

Процессор состоит их трех архитектурных частей:

– ядро процессора, где исполняются команды;

– внутренняя память, где хранятся данные;

– периферийные устройства, которые осуществляют операции обмена с внешними устройствами.

В ядре процессора можно выделить пять самостоятельных функциональных модуля:

– модули X и Y — вычислительные модули (устройства), в которых происходит основная обработка данных, и они в свою очередь включают в себя различные устройства обработки данных.

– модули J и K — целочисленные АЛУ, которые также являются адресными генераторами (или адресными АЛУ), т. к. только они имеют возможность формирования адреса для доступа к памяти. (Однако кроме адресных функций эти модули способны выполнять функции и по обработке данных. При этом данные (как и адреса) могут иметь только тип Integer, что соответствует З2-разрядному целому числу.

– Модуль Ѕ — устройство управления, которое формирует адреса команд, управляет потоком команд, а также управляет работой всего конвейера ядра.

Модульная архитектура процессора с независимыми потоками команд позволяет организовать высокопараллельные вычисления. Так в процессе интенсивных вычислений одно или оба целочисленных ALU вычисляют или генерируют адреса для выборки до двух операндов размером в квадрослово из двух блоков памяти, в то время как устройство управления одновременно извлекает следующую четверку команд из третьего блока памяти. Параллельно вычислительные устройства могут обрабатывать ранее считанные операнды, а устройство управления подготавливать переход. Пока ядро процессора занято вышеописанными действиями, каналы DMA могут в фоновом режиме обновлять содержимое внутренней памяти квадрословами данных из внешнего порта или из портов линков.

Рис. 3. Структурная схема микросхемы К1967ВЦ3ТК

Вычислительное ядро процессора достигает исключительно высокой производительности при цифровой обработке сигналов благодаря использованию вычислительного конвейера, пары вычислительных устройств, исполнения до четырех команд за такт, выборки/записи до восьми слов памяти за такт. Встроенная память состоит из шести блоков по 2Мб каждый. Каждый блок состоит из 64 К слов по 32 бита. Блоки памяти могут хранить команды и\или данные. Запросы к памяти обрабатываются конвейерно в пределах одного тактового цикла. Каждый запрос может извлекать до четырех слов.

Аналого-цифровой преобразователь.Предполагается использование АЦП ADC081500. Микросхема принадлежит к семейству сверхскоростных преобразователей с максимальными частотами преобразования от 500 МГц до 1,5 ГГц. Это одиночная АЦП ADC081500 с максимальной скоростью 1,5 ГГц. Микросхема выполнена с использованием 0,18-мкм КМОП-технологии в 128-выводном корпусе LQFP с теплопроводной пластиной и единым расположением выводов, что позволяет разработчику менять частоту дискретизации устройства без изменения печатной платы. Уникальная архитектура свертки и интерполяции, развитая схема устройств выборки-хранения и самокалибровки, а также полностью дифференциальная схема компараторов позволили достичь равномерной динамической характеристики преобразования при эффективном числе бит ENOB=7,5 на частоте входного сигнала 1500 МГц при частоте дискретизации 1,5 ГГц.

Рис. 4. Внутренняя структура микросхемы ADC081500

Остальные блоки устройства могут быть реализованы произвольным образом.

Литература:

1. Библиотека электронных компонентов каталога «ПЛАТАН»: Каталог [Электронный ресурс]: материалы компании «Платан» — Режим доступа: http://www.platan.ru/catalog/pdf/pass_comp.pdf (дата обращения:11.03.2017)
2. Что такое КСВ? [Электронный ресурс]: материалы компании ««Уралрадио»» — Режим доступа: http://ural-radio.ru/about/ (дата обращения:14.03.2017)
3. Компания «АО «ПКК Миландр» [Электронный ресурс]: Главная страница — Режим доступа: http://milandr.ru/ (дата обращения: 9.03.2017)