Разработка четырехразрядного арифметико-логического устройства с восьмеричной коррекцией | Статья в журнале «Молодой ученый»

Отправьте статью сегодня! Журнал выйдет 27 апреля, печатный экземпляр отправим 1 мая.

Опубликовать статью в журнале

Автор:

Рубрика: Информационные технологии

Опубликовано в Молодой учёный №4 (399) январь 2022 г.

Дата публикации: 25.01.2022

Статья просмотрена: 406 раз

Библиографическое описание:

Лобашевская, В. А. Разработка четырехразрядного арифметико-логического устройства с восьмеричной коррекцией / В. А. Лобашевская. — Текст : непосредственный // Молодой ученый. — 2022. — № 4 (399). — С. 34-39. — URL: https://moluch.ru/archive/399/88182/ (дата обращения: 19.04.2024).



Статья посвящена описанию процесса проектирования и разработки четырехразрядного арифметико-логического устройства с восьмеричной коррекцией.

Ключевые слова: АЛУ, архитектура, центральный процессор, логические элементы, микросхема, 4028cb, сумматор, ni multisim.

Введение

Одним из основных блоков процессора ЭВМ является АЛУ. АЛУ служит для выполнения арифметических и логических преобразований данных.

Арифметико-логическое устройство в зависимости от выполнения функций можно разделить на две части:

— микропрограммное устройство (устройство управления), задающие последовательность микрокоманд (команд);

— операционное устройство (АЛУ), в котором реализуется заданная последовательность микрокоманд (команд).

Арифметико-логическое устройство

Арифметико-логическое устройство — блок процессора, который под управлением устройства управления служит для выполнения арифметических и логических преобразований (начиная от элементарных) над данными, называемыми в этом случае операндами. Разрядность операндов обычно называют размером или длиной машинного слова.

Концепция арифметико-логического устройства предложена в 1945 году Джоном фон Нейманом в публикации по EDVAC; она стала одной из составляющих ставшей классической фон-неймановской компьютерной архитектуры.

Восьмеричная коррекция

Используемая для восьмеричной коррекции микросхема 4028BD является аналогом микросхем К561ИД1 и К176ИД1. Рассмотрим работу этих микросхем.

Микросхемы К561ИД1 и К176ИД1 (CD4028A, CD4028) ― универсальный дешифратор. Дешифраторы К561ИД1, К176ИД1 (CD4028A, CD4028) применяется для преобразования входного четырехразрядного двоично-десятичного кода в десятичный или четырехразрядного двоичного в октальный.

Дешифраторы К561ИД1, К176ИД1 (CD4028A, CD4028), на рисунке 1 имеют десять выходов (при октальном, восьмеричном коде используются восемь выходов), а также четыре входа А ― D (для получения остального кода необходимы только три входа А ― С). Вход D, если на нём напряжение высокого уровня, используется как запрещающий при остальном преобразовании. Если вход D не используется, то на него следует подать ноль напряжения.

К561ИД1, К176ИД1 (CD4028A, CD4028)

Рис. 1. К561ИД1, К176ИД1 (CD4028A, CD4028)

Разработка четырехразрядного АЛУ с восьмеричной коррекцией

Для построения четырехразрядного АЛУ соединим четыре одноразрядных АЛУ последовательно.

Каждый выход переноса соединяем со следующим входом переноса.

В результате получим 4-разрядное АЛУ, представленное на рисунке 2.

4-х разрядное АЛУ

Рис. 2. 4-х разрядное АЛУ

Восьмеричное представление

На рисунке 3 представлена готовая схема 4-разрядного АЛУ с восьмеричной коррекцией и набором цифровых индикаторов для визуального представления.

4-разрядное АЛУ с восьмеричным представлением

Рис. 3. 4-разрядное АЛУ с восьмеричным представлением

Результаты работы схемы

В генераторе слов необходимо установить ряд значений, отвечающих за входные данные: операцию и операнды А и В.

На рисунке 4 можно видеть, что установлено восемь цифровых слов, отвечающих за выполнение каждой операции на двух парах цифр: 2 (0010) и 3 (0011), 5 (0101) и 1 (0001).

Экспериментальные данные Экспериментальные данные Экспериментальные данные Экспериментальные данные Экспериментальные данные

Рис. 4. Экспериментальные данные

На рисунке 5 представлена работа схемы при отсутствии сигналов.

Отсутствие сигналов

Рис. 5. Отсутствие сигналов

На рисунках 6 и 7 представлены результаты выполнения операций арифметического сложения, ИЛИ.

А + В

Рис. 6. А + В

А ИЛИ В

Рис. 7. А ИЛИ В

Поскольку при операции инверсии может получиться цифра вне восьмеричного диапазона, то восьмеричное представление представляется как нулевое значение (рисунок 8).

Результат НЕ В вне диапазона восьмеричного представления

Рис. 8. Результат НЕ В вне диапазона восьмеричного представления

Полный набор данных и результатов представлен в таблице 1.

Таблица 1

Результаты испытаний

Операнд

Операция

Результат

Восьмеричное представление

А

В

0010

0011

00

0010

00000100

0010

0011

01

0011

00001000

0010

0011

10

1101

00000000

0010

0011

11

0101

00100000

0101

0001

00

0001

00000010

0101

0001

01

0101

00100000

0101

0001

10

1010

00000000

0101

0001

11

0110

01000000

Расчет мощности и надежности

Потребляемая мощность разрабатываемого устройства будет равна сумме мощностей, потребляемых его элементами. Значения потребляемой мощности на основе справочных данных для каждого элемента определяем по формуле , где N ― количество логических элементов в схеме, ― мощность, потребляемой одним элементом.

В 4-разрядном АЛУ 46 элементов, указанных в таблице 2.

Таблица 2

Количество используемых элементов

Элемент

Мощность

Количество элементов

И

0.038

24

ИЛИ

0.038

8

НЕ

0.017

9

Сумматор

1.05

4

4028СВ

1.082

1

Надежность ― свойство объекта или технического устройства выполнять заданные функции, сохраняя во времени значения установленных эксплуатационных показателей.

Расчет надежности интегральной микросхемы заключается в определении среднего времени наработки до отказа.

Среднее время наработки до отказа считаем по формуле:

, где λ ― суммарная интенсивность отказа всех элементов.

В таблице 3 указаны средние значения отказа.

Таблица 3

Интенсивность отказа

Элемент

Время отказа, 10– 6

Количество элементов

И

0.023

24

ИЛИ

0.023

8

НЕ

0.023

9

Сумматор

0.023

4

4028СВ

0.021

1

Рассчитываем среднее время наработки схемы до отказа

Получаем 946969 часов. Из произведенных расчетов можно сделать вывод о высокой надежности.

Заключение

В результате работы спроектирован и разработан четырехразрядное арифметико-логического устройство с восьмеричной коррекцией. Мощность устройства равна 6.651 Вт, среднее время наработки 946969 часов.

Литература:

  1. ЭВМ и периферийные устройства: Учебное пособие / А. Н. Сычев — 2017. 131 с.
  2. Математические и логические основы электронно-вычислительной техники / О. В. Подгорнова. — М.: Академия, 2013.
  3. Архитектура компьютера. 6-ое изд. / Таненбаум Э., Остин Т. — СПб.: Питер, 2013. — 816 с.
  4. Микросхемы К561ИД1 К176ИД1(CD4028A, CD4028) [Электронный ресурс] ― https://www.microshemca.ru/M.K561ID1/
Основные термины (генерируются автоматически): восьмеричная коррекция, арифметико-логическое устройство, восьмеричное представление, элемент, время наработки, EDVAC, вход А, отсутствие сигналов, потребляемая мощность, рисунок.


Ключевые слова

архитектура, микросхема, сумматор, АЛУ, центральный процессор, логические элементы, 4028cb, ni multisim

Похожие статьи

Разработка четырёхразрядного АЛУ с десятеричной коррекцией

Арифметико-логическое устройство управляется управляющим блоком, генерирующим управляющие сигналы

Четырехразрядное АЛУ с десятеричной коррекцией состоит из двух функциональных

Структурная схема разрабатываемого АЛУ представлена на рисунке 1.

Программирование прямого и комплементарного ШИМ-сигналов...

‒ Включение тактирования периферийных устройств

«Мертвое» время (DeadTime) – это задержка по времени положительных фронтов управляющих сигналов для исключения аварийных ситуаций в стойках. Стойка - это основной элемент силовой схемы, состоящий из...

Разработка сумматора для сложения в байтовом формате

Полусумматор — комбинационная логическая схема, имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор).

В схеме байтового сумматора 8 элементов. Один полусумматор и 7 сумматоров. Потребляемая мощность элементов указана в таблице 1.

Использование SCADA-технологий в современных...

 средства управления и регистрации сигналов об аварийных ситуациях

 обмен данными с устройствами связи с объектом, то есть с промышленными контроллерами и платами ввода/вывода в реальном времени через драйверы

Логическое проектирование 8-канального коммутатора

Библиографическое описание: Сухочев, Д. А. Логическое проектирование 8-канального коммутатора / Д. А. Сухочев.

Мультиплексором называют устройство, имеющее несколько сигнальных входов (D0, D1, D2, D3, D4, D5, D6, D7), один или более управляющих входов (A2...

Разработка технических средств автоматизированной системы...

Приводятся структурная и принципиальные схемы, процесс выбора компонентов для итогового устройства. Ключевые слова: автоматизация, автоматизированные системы управления, контроль температуры, устройство управления, микроконтроллер, цифровой датчик...

Моделирование системы «АИН ШИМ – АД» с переменными ψr - Is...

Формирователи сигналов управления силовыми ключами (Ф1а и Ф2а, Ф1b и Ф2b, Ф1с и Ф2с) задают программу подключения фаз обмоток двигателя к источнику постоянного напряжения uп. Фазное напряжение в обмотке двигателя представляет собой пятиуровневую импульсную...

Цифровые импульсные преобразователя напряжения под...

Квантователь во времени преобразует входной сигнал « » в последовательность выборок этого

Рассмотрим на примере. На вход АЦП поступает сигнал « » с максимальной величиной +2

С помощью внешних схем цифроаналоговых преобразователей на дискретных элементах...

Похожие статьи

Разработка четырёхразрядного АЛУ с десятеричной коррекцией

Арифметико-логическое устройство управляется управляющим блоком, генерирующим управляющие сигналы

Четырехразрядное АЛУ с десятеричной коррекцией состоит из двух функциональных

Структурная схема разрабатываемого АЛУ представлена на рисунке 1.

Программирование прямого и комплементарного ШИМ-сигналов...

‒ Включение тактирования периферийных устройств

«Мертвое» время (DeadTime) – это задержка по времени положительных фронтов управляющих сигналов для исключения аварийных ситуаций в стойках. Стойка - это основной элемент силовой схемы, состоящий из...

Разработка сумматора для сложения в байтовом формате

Полусумматор — комбинационная логическая схема, имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор).

В схеме байтового сумматора 8 элементов. Один полусумматор и 7 сумматоров. Потребляемая мощность элементов указана в таблице 1.

Использование SCADA-технологий в современных...

 средства управления и регистрации сигналов об аварийных ситуациях

 обмен данными с устройствами связи с объектом, то есть с промышленными контроллерами и платами ввода/вывода в реальном времени через драйверы

Логическое проектирование 8-канального коммутатора

Библиографическое описание: Сухочев, Д. А. Логическое проектирование 8-канального коммутатора / Д. А. Сухочев.

Мультиплексором называют устройство, имеющее несколько сигнальных входов (D0, D1, D2, D3, D4, D5, D6, D7), один или более управляющих входов (A2...

Разработка технических средств автоматизированной системы...

Приводятся структурная и принципиальные схемы, процесс выбора компонентов для итогового устройства. Ключевые слова: автоматизация, автоматизированные системы управления, контроль температуры, устройство управления, микроконтроллер, цифровой датчик...

Моделирование системы «АИН ШИМ – АД» с переменными ψr - Is...

Формирователи сигналов управления силовыми ключами (Ф1а и Ф2а, Ф1b и Ф2b, Ф1с и Ф2с) задают программу подключения фаз обмоток двигателя к источнику постоянного напряжения uп. Фазное напряжение в обмотке двигателя представляет собой пятиуровневую импульсную...

Цифровые импульсные преобразователя напряжения под...

Квантователь во времени преобразует входной сигнал « » в последовательность выборок этого

Рассмотрим на примере. На вход АЦП поступает сигнал « » с максимальной величиной +2

С помощью внешних схем цифроаналоговых преобразователей на дискретных элементах...

Задать вопрос